當今的處理技術正向著更小型化發展,以減小諸如DSP和微處理器之類高密度邏輯器件的尺寸。CMOS結構隨之采用了更小的溝道和更薄的柵極,因此擊穿電壓較低,從而要求更低的處理器內核成電壓。本文將討論這些新技術如何對電源管理方法提出更新的要求,并為設計便攜產品遇到的獨特難題提供解決方案。
圖1 典型的移動電話結構
以移動電話為例,圖1中構成系統的每一模塊均須滿足不同的要求。便攜式設備所采用的電池大多已從NiMH發展到鋰離子電池。個人數字助理(PDA)和數碼相機(DSC),尤其在成本較低的架構中,仍然采用堿性電池和NiMH電池。便攜式產品中一般包含電池充電器,而充電器必須可以處理500-1500mA范圍內的電流,以縮短充電周期。此外該充電器必須在設備開機或關機時均能控制電池充電。人機界面處理用戶發送或接收到的信息,振動馬達需要使用穩壓器,LED指示燈需要驅動的電流源,觸摸屏輸入需要接口部分的(ADC)。這些輸入的確提高了對電池的要求,但由于操作時間短,對電池的使用壽命沒有顯著影響。射頻(RF)部分是噪聲最敏感的部分,要求使用具有卓越性能的低壓降線性穩壓器(LDO),這種穩壓器具有高噪聲抑制比以及低輸入-輸出電壓差,可在2.7-4.2V的工作范圍內最大化單節鋰離子電池的容量。在過去幾年里,射頻部分的功率要求逐步改進,工作電壓從2.85/3V降到2.5V,總電流量在減少。射頻部分的唯一例外情況就是發射功率放大器,通常直接由電池供電。射頻部分的主要變化在于其上、下變頻器從原來的模擬結構轉換為數字結構。最大的改進是整合混合信號和數字邏輯,使現在的基帶處理器包括一片DSP、一個微處理器/控制器、以及ADC和DAC控制RF和復合音頻信號。為了配合這些變化,基帶的DC電源從低電流LDO轉為由中等電流LDO提供,LDO工作電壓也從原先的2.8-3.0V進一步減小,以支持處理器內核電壓的下降。
圖2 NCP500 LDO內部電路圖
圖 2是一典型的LDO電路。LDO電路相對比較簡單,包含通過元件、誤差放大器/反饋電路以及電壓參考。外接元件是輸入和輸出電容各一個。LDO具有低噪聲輸出,高電源抑制,快速負載響應以及低靜態電流等特點。由于通過元件在線性模式下工作,無需完全開和關,因此該架構可實現低靜態電流。LDO只能降低電壓,而且當Vin和Vout之間的壓差增大時,其效率較低。
圖3 標準降壓穩壓器電路圖,內部電路較為復雜
圖3所示為降壓穩壓器電路,內部電路包含高側和低側通過元件、誤差放大器/反饋電路、振蕩器、限流和熱關斷保護電路,以及各種邏輯功能。要求的外接元件包括輸入和輸出電容以及電感器。電容值一般為LDO電容的10-20倍。開關穩壓器的優點是效率高,通過正確的配置,可以降低電壓。缺點是輸出紋波較高,這可以通過各種技術來控制。由于需要附加電路構成開關電路,且通過元件每個周期的開關都需要電能,開關穩壓器的靜態電流較高。這等于對MOSFET柵極電容進行完全充放電,而在穩定狀態下,LDO只對柵極電荷作很小的調整。另外,在既定的輸出電流情況下,導通晶體管與LDO相比,處理的峰值開關電流更大。在輸入輸出間壓差增加時,使用PWM降壓轉換器的優勢便更為突顯。
CDMA2000 1x手機的普通基帶處理器負載要求范圍為60到120mA。當前的亞微米數字處理結構,微處理器內核要求1.5或1.8V的供電電壓,輸入/輸出緩沖器要求2.5- 3.0V的電壓。未來年間,數字處理器的體積會日漸趨小,內核電壓將降到1V以下,而輸入/輸出環節電壓仍保持在2.5V以上,以支持與模擬電路的連接。圖4說明了開關和線性穩壓器在為目前采用的基帶處理器電壓時的效率差異。當電池電壓為3.6V,即單節鋰離子電池的通常工作點時,開關穩壓器的芯片電源效率比LDO的高一倍。只有在1.0V以下的基帶處理器正常工作時,兩者的效率差別才增大,原因在于鋰離子和鋰離子聚合物的化學性質將單節電池的電壓固定在2.7-4.2V的范圍內。降壓轉換器的主要缺點是,在輕載時比如手機待機時,靜態電流較高,顯著降低電池的使用壽命。
圖4 在100mA 負載下,PWM降壓穩壓器和LDO的效率比較
我們需要研究降壓穩壓器的開關拓撲,才可以確定使用何種技術才能在系統要求的所有負載條件下提高效率。脈沖頻率調制(PFM)高側開關,具恒定開/關時間,而低側開關時間為隨機的,隨反饋電壓而變。脈寬調制(PWM)是以設定的頻率控制高側開關,通過改變接通時間進行穩壓。由于大約僅需驅動開關穩壓器一半的靜態電流即可開關功率導通元件,且通過元件在PFM中的開關次數少于PWM模式,故PFM在低負載條件下,可以顯著提高系統效率。PWM在中高負載狀態下具有高效率的優點。PFM模式的缺點之一是可能向系統注入隨機噪聲。由于頻率成分隨負載而變,很難對噪聲進行過濾或屏蔽,以防其進入射頻部分和PLL合成器的敏感電路。關于LDO、PFM以及PWM轉換器的優缺點參見表1。無線系統使用PWM方案,是因為噪聲頻譜基于振蕩器的固定開關頻率。
表1 LDO、PFM和PWM開關穩壓器優缺點比較,以期實現最佳系統配置
LDO
降壓轉換器 PFM
降壓轉換器 PWM
+
瞬態特性好;無EMI問題;電路簡單
低負載時效率高
中到高負載時效率高;可以對固定級別的EMI進行優化
-
中到高負載時效率低;由于電源和基帶之間的壓差大,不能凸現LDO優點;熱功耗
EMI 特性隨負載而顯著變化;整個負載范圍內,都出現高紋波電壓
低負載時效率低;電路設計最復雜
我們必須注意到,集成PWM穩壓器中的內部振蕩器可能隨著輸入電壓、溫度、工藝差異或其他因素的變化而異。對于眾多便攜式產品而言,這一般不成問題,但是這確實會發生,會增加手機設計師的工作負擔。控制頻率噪聲的理想方法是使用外部時鐘,直接與手機內基于系統時鐘的內部TCXO同步。其頻率由手機的對空接口決定,范圍覆蓋從CDMA通常使用的19.2MHz到GSM系統的13.0或26.0 MHz。使用從TCXO獲得的時鐘可以確保預測到頻率噪聲的功率譜。噪聲在頻譜中的分布,對于避免干擾系統中頻(IF)和射頻(RF)以及保持接收機的信噪比而言十分重要。很多射頻工程師考慮到噪聲注入和環路響應,仍然堅持使用線性電壓源。把PWM和系統時鐘同步,很多關于使用開關穩壓器的顧慮即可得到緩解。遺留下的問題就是如何提高輕載情況下的性能。
手機待機的總時間取決于人機接口和數據傳輸的活動。基帶處理器的處理速度遠高于通過人機接口的數據輸入速度。在此延時過程中,處理器可以進入低功耗模式以節約電池的電量。在手機工作期間,40%~90%的時間都處于低功率待機模式。由于待機模式期間的電流消耗量通常比正常工作模式期間的消耗量低1000倍,因此,可以把典型的待機時間規定在300-400小時范圍內。由于電流消耗如此之低,采用極低靜態電流的LDO可以產生比PWM方案更高的效率。如果結合LDO在低負載下的優點和PWM在中、高負載時的高效率優點,那么可以在整個負載范圍內實現最大的電池使用壽命。
安森美半導體的混合方案NCP1501雙PWM/線性穩壓器,能同時實現這些目標。圖5為該器件的框圖。圖6為NCP1501的典型系統應用。正如前面所述,NCP1501有一個SYNC引腳,通過與系統時鐘同步來控制頻率噪聲的位置。圖7顯示在從100_a到1mA范圍內輸入電流與輸出負載間的關系。請注意LDO和PWM模式的交接點出現在電流為350uA處,這相當于LDO在輕載時的高效情況。采用雙模PWM/LDO轉換器,需考慮其在兩種模式之間的轉換問題。如果模式的轉換無法平穩進行,將會在輸出電壓中產生很大的尖峰信號或者振蕩。同時,誤差放大器增益/參考電壓的差別或者模式轉換的滯后時間過長,也會引起不同的誤差。圖8顯示在LDO至PWM再回到LDO模式過程中的平穩轉換。在此過渡過程中存在10mV的輸出電壓差異。NCP1501從LDO模式轉換到PWM模式,檢測轉換到PWM模式之前的400 kHz以上的5個時鐘周期。在這5個時鐘周期內,IC的PWM部分必須喚醒和穩定參考電壓和電流,確保穩定過渡到PWM模式后,以PWM模式運行。SYNC波形的上升沿將PWM模式鎖定。從PWM過渡到LDO模式時,SYNC檢測電路等待3微秒,嘗試檢測SYNC輸入的上升沿。如果沒有檢測到上升沿,那么LDO電路加電,控制高側開關線性工作。該延遲可能使輸出電壓稍微降低,但很快即可恢復。如圖8所示,在10 mA輸出負載下,由于存在10 uF 的輸出電容,電壓的降低并不顯著。
圖5 NCP1501的內部電路圖顯示了帶動態電壓和電源管理功能的集成電路,可應用于手持便攜式市場。
圖6 便攜式電源管理配置中NCP1501的典型系統配置,顯示動態電壓和電源管理之間的關系
圖7 NCP1501 在LDO模式和PWM模式下輸入電流與輸出電流消耗的比較
圖8 在3.6V輸入,1.8V輸出以及180歐姆負載條件下,在LDO和PWM模式之間可以進行平穩過渡。
除了可以優化DC-DC轉換器的總效率之外,由于功耗與電壓的平方成正比,數字電路內核電壓也可以進行動態變化,來加強便攜式設備的靈活性。通過使用NCP1501的兩條控制線,可以在1.0至1.8V中選擇4個不同的電壓。因此如果基帶處理器能夠支持動態電源管理,則器件就可以在軟件的控制下降低或升高其內核電壓。在低負載的情況下,這種有源電壓管理可以進一步延長手機兩次充電之間的工作時間。圖 9顯示輸出電壓在1.57至1.8V之間的典型過渡,其中在電平間只有輕微的過沖與下沖。
圖9 有源電源管理控制可以使電壓輸出在1.57至1.8V之間平穩過渡。
便攜式設備的電源管理隨著新技術和工藝不斷發展。近年來,更低電壓芯片的出現使基帶設計者離開LDO而采用降壓穩壓器,以增加電池一次充電后的使用時間。目前我們正致力于研究通過有源電源管理,加上專用的待機模式方案,來降低待機能耗,減小靜態電流。芯片要令設計人員更靈活地選擇操作模式和輸出電壓,實現最優系統配置,使效率最大化。這些技術的最終好處就是增長通話時間和待機時間,同時增添更強大的功能,以滿足市場需要。