機(jī)器學(xué)習(xí)處理器是專(zhuān)門(mén)為移動(dòng)和相鄰市場(chǎng)(例如智能相機(jī)、AR/VR、無(wú)人機(jī)、醫(yī)療和消費(fèi)性電子產(chǎn)品等)推出的全新設(shè)計(jì),性能為 4.6 TOP/s,能效為 3TOPs/W。計(jì)算能力和內(nèi)存的進(jìn)一步優(yōu)化大大提高了它們?cè)诓煌W(wǎng)絡(luò)中的性能。
其架構(gòu)包括用于執(zhí)行卷積層的固定功能引擎以及用于執(zhí)行非卷積層和實(shí)現(xiàn)選定原語(yǔ)和算子的可編程層引擎。網(wǎng)絡(luò)控制單元管理網(wǎng)絡(luò)的整體執(zhí)行和網(wǎng)絡(luò)的遍歷,DMA 負(fù)責(zé)將數(shù)據(jù)移入、移出主內(nèi)存。板載內(nèi)存可以對(duì)重量和特征圖進(jìn)行中央存儲(chǔ),減少流入外部存儲(chǔ)器的流量,從而降低功耗。
有了固定功能和可編程引擎,機(jī)器學(xué)習(xí)處理器變得非常強(qiáng)大、高效和靈活,足以應(yīng)對(duì)未來(lái)的挑戰(zhàn),不僅保留了原始性能,還具備多功能性,能夠有效運(yùn)行各種神經(jīng)網(wǎng)絡(luò)。
為應(yīng)對(duì)多個(gè)市場(chǎng)帶來(lái)的挑戰(zhàn),滿(mǎn)足不同的性能需求,從物聯(lián)網(wǎng)的每秒幾 GOP 到服務(wù)器的每秒數(shù)十TOP,機(jī)器學(xué)習(xí)處理器采用了全新的可擴(kuò)展架構(gòu)。對(duì)于物聯(lián)網(wǎng)或嵌入式應(yīng)用,該架構(gòu)的性能可降低至約每秒 2 GOP,而對(duì)于 ADAS、5G 或服務(wù)器型應(yīng)用,性能可提高至每秒 150 TOP。這些多重配置的效率可達(dá)到現(xiàn)有解決方案的數(shù)倍。由于與現(xiàn)有的 Arm CPU、GPU 和其他 IP 兼容, 且能提供完整的異構(gòu)系統(tǒng), 該架構(gòu)還可通過(guò)TensorFlow、TensorFlow Lite、Caffe 和 Caffe 2等常用的機(jī)器學(xué)習(xí)框架來(lái)獲取。
隨著機(jī)器學(xué)習(xí)的工作負(fù)載不斷增大,計(jì)算需求將呈現(xiàn)出多種形式。Arm 已經(jīng)開(kāi)始采用擁有不同性能和效率等級(jí)的增強(qiáng)型 CPU 和 GPU,運(yùn)行多種機(jī)器學(xué)習(xí)用例。推出 Arm 機(jī)器學(xué)習(xí)平臺(tái)的目的在于擴(kuò)大選擇范圍,提供異構(gòu)環(huán)境,滿(mǎn)足每種用例的選擇和靈活性需求,開(kāi)發(fā)出邊緣智能系統(tǒng)。