臺積公司日前宣布已經與Blaze DFM公司簽署獨家合作協議,整合Blaze公司的節能最佳化專利技術與臺積公司的先進制程技術,為客戶提供最新的降低功耗服務(Power Trim Service)。
依照協議,臺積公司的客戶將可在維持芯片性能與芯片尺寸的前提下,大幅地節省電能消耗。此一嶄新的節能方式除了可以顯著降低漏電耗能外,也同時大幅降低漏電流變異性(leakage power variability), 進一步克服了新世代單芯片系統設計中所要面對的關鍵問題。
打造符合芯片設計人員目標的制程
臺積公司的降低功耗服務是一項創新的做法,將設計技術軟件與先進半導體制程予以巧妙調和,使得每個芯片設計都得到一個專屬于它的最佳化制程,其中采用 Blaze DFM公司所開發的軟件,可以識別出設計中對時序(timing)較不敏感的路徑,在不降低整體芯片性能的前提下對此路徑周邊的晶體管做出標記,然后再以臺積公司的光學臨近效應修正(Optical Proximity Correction;OPC)對這些晶體管進行特別處理,稍微調降這些晶體管的速度,以換取漏電流的大幅降低。當一顆芯片上數以千萬甚至上億個晶體管所分別降低的漏電流全部累加在一起,對芯片節能的效果將十分可觀。
臺積公司的降低功耗服務與其它如Multi-Vt cell libraries、Reverse body biasing、Header/footer sleep switches以及Voltage islands等能耗降低技術完全兼容,可以合并使用以進一步強化節能效果。
采用臺積公司的降低功耗服務,客戶并不需要對其既有的設計流程、設計鑒定(design sign-off)或移交生產做大幅的改變;此外,不需更換設計工具,也不需要對芯片架構、組件數據庫、硅智財、邏輯設計或線路布局做任何修改。
臺積公司降低功耗服務的效益
經由對內部和客戶設計產品的測試,臺積公司已經驗證此項服務能夠大幅降低平均功耗,同時對標準電路元數字設計中的電流變異性有很大的幫助。此外,參數良率(parametric yield)的相應提升,也代表可以顯著節省生產成本。
臺積公司前五大專業集成電路設計客戶中已經有二家率先采用此項服務及相關制程,預計將有更多的客戶隨著這項服務的正式推廣而陸續采用。
臺積公司設計暨技術平臺副總經理許夫杰指出,“漏電耗能長期以來一直是集成電路設計業者的挑戰,而隨著邁入更先進制程,這項議題的重要性尤其突顯。借著結合Blaze DFM公司的技術,我們建立了一套節能最佳化工具,為客戶提供最佳降低功耗方案,不但為客戶節省時間和成本,也符合市場對節能的需求。”
Blaze DFM公司執行長Jacob Jacobsson表示,“在實際的生產驗證過程中,臺積公司為我們共同的客戶帶來令人滿意的結果。從現在開始,藉由臺積公司所提供的降低功耗服務,客戶可以直接采用我們的專利技術。這是Blaze DFM公司眾多技術服務的開端,未來我們將結合從設計到生產環節中的獨到技術以及與臺積公司的伙伴關系,繼續推出更多的技術服務。”
信息來源于:電子工程專輯